Verilog classwork K
2010年10月18日 星期一
2bit mux (one SEL)
需注意 module mux(out,a,b,SEL); 之順序需與下列一樣
mux hi (out[1],a[1],b[1],SEL);
mux lo (ott[0],a[0],b[0],SEL);
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言