Verilog classwork K
2010年10月18日 星期一
半加法器 Half_Adder 結構模式
結構模式:
module add_half(s,c,a,b)
input a,b;
output c,s;
xor(s,a,b);
and(c,a,b);
endmodule
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言